1
  
2
  
3
  
4
  
5
  
6
  
7
  
8
  
9
  
10
  
11
  
12
  
13
  
14
  
15
  
16
  
17
  
18
  
19
  
20
  
21
  
22
  
23
  
24
  
25
  
26
  
27
  
28
  
29
  
30
  
31
  
32
  
33
  
34
  
35
  
36
  
37
  
38
  
39
  
40
  
41
  
42
  
43
  
44
  
45
  
46
  
47
  
48
  
49
  
50
  
51
  
52
  
53
  
54
  
55
  
56
  
57
  
58
  
59
  
60
  
61
  
62
  
63
  
64
  
65
  
66
  
67
  
68
  
69
  
70
  
71
  
72
  
73
  
74
  
75
  
76
  
77
  
78
  
79
  
80
  
81
  
82
  
83
  
84
  
85
  
86
  
87
  
88
  
89
  
90
  
91
  
92
  
93
  
94
  
95
  
96
  
97
  
98
  
99
  
100
  
101
  
102
  
103
  
104
  
105
  
106
  
107
  
108
  
109
  
110
  
111
  
112
  
113
  
114
  
115
  
116
  
117
  
118
  
119
  
120
  
121
  
122
  
123
  
124
  
125
  
126
  
127
  
128
  
129
  
130
  
131
  
132
  
133
  
134
  
135
  
136
  
137
  
138
  
139
  
140
  
141
  
142
  
143
  
144
  
145
  
146
  
147
  
148
  
149
  
150
  
151
  
152
  
153
  
154
  
155
  
156
  
157
  
158
  
159
  
160
  
161
  
162
  
163
  
164
  
165
  
166
  
167
  
168
  
169
  
170
  
171
  
172
  
173
  
174
  
175
  
176
  
177
  
178
  
179
  
180
  
181
  
182
  
183
  
184
  
185
  
186
  
187
  
188
  
189
  
190
  
191
  
192
  
193
  
194
  
195
  
196
  
197
  
198
  
199
  
200
  
201
  
202
  
203
  
204
  
205
  
206
  
207
  
208
  
209
  
210
  
211
  
212
  
213
  
214
  
215
  
216
  
217
  
218
  
219
  
220
  
221
  
222
  
223
  
224
  
225
  
226
  
227
  
228
  
229
  
230
  
231
  
232
  
233
  
234
  
235
  
236
  
237
  
238
  
239
  
240
  
241
  
242
  
243
  
244
  
245
  
246
  
247
  
248
  
249
  
250
  
251
  
252
  
253
  
254
  
255
  
256
  
257
  
258
  
259
  
260
  
261
  
262
  
263
  
264
  
265
  
266
  
267
  
268
  
269
  
270
  
271
  
272
  
273
  
274
  
275
  
276
  
277
  
278
  
279
  
280
  
281
  
282
  
283
  
284
  
285
  
286
  
287
  
288
  
289
  
290
  
291
  
292
  
293
  
294
  
295
  
296
  
297
  
298
  
299
  
300
  
301
  
302
  
303
  
304
  
305
  
306
  
307
  
308
  
309
  
310
  
311
  
312
  
313
  
314
  
315
  
316
  
317
  
318
  
319
  
320
  
321
  
322
  
323
  
324
  
325
  
326
  
327
  
328
  
329
  
330
  
331
  
332
  
333
  
334
  
335
  
336
  
337
  
338
  
339
  
340
  
341
  
342
  
343
  
344
  
345
  
346
  
347
  
348
  
349
  
350
  
351
  
352
  
353
  
354
  
355
  
356
  
357
  
358
  
359
  
360
  
361
  
362
  
363
  
364
  
365
  
366
  
367
  
368
  
369
  
370
  
371
  
372
  
373
  
374
  
375
  
376
  
377
  
378
  
379
  
380
  
381
  
382
  
383
  
384
  
385
  
386
  
387
  
388
  
389
  
390
  
391
  
392
  
393
  
394
  
395
  
396
  
397
  
398
  
399
  
400
  
401
  
402
  
403
  
404
  
405
  
406
  
407
  
408
  
409
  
410
  
411
  
412
  
413
  
414
  
415
  
416
  
417
  
418
  
419
  
420
  
421
  
422
  
423
  
424
  
425
  
426
  
427
  
428
  
429
  
430
  
431
  
432
  
433
  
434
  
435
  
436
  
437
  
438
  
439
  
440
  
441
  
442
  
443
  
444
  
445
  
446
  
447
  
448
  
449
  
450
  
451
  
452
  
453
  
454
  
455
  
456
  
457
  
458
  
459
  
460
  
461
  
462
  
463
  
464
  
465
  
466
  
467
  
468
  
469
  
470
  
471
  
472
  
473
  
474
  
475
  
476
  
477
  
478
  
479
  
480
  
481
  
482
  
483
  
484
  
485
  
486
  
487
  
488
  
489
  
490
  
491
  
492
  
493
  
494
  
495
  
496
  
497
  
498
  
499
  
500
  
501
  
502
  
503
  
504
  
505
  
506
  
507
  
508
  
509
  
510
  
511
  
512
  
513
  
514
  
515
  
516
  
517
  
518
  
519
  
520
  
521
  
522
  
523
  
524
  
525
  
526
  
527
  
528
  
529
  
530
  
531
  
532
  
533
  
534
  
535
  
536
  
537
  
538
  
539
  
540
  
541
  
542
  
543
  
544
  
545
  
546
  
547
  
548
  
549
  
550
  
551
  
552
  
553
  
554
  
555
  
556
  
557
  
558
  
559
  
560
  
561
  
562
  
563
  
564
  
565
  
566
  
567
  
568
  
569
  
570
  
571
  
572
  
573
  
574
  
575
  
576
  
577
  
578
  
579
  
580
  
581
  
582
  
583
  
584
  
585
  
586
  
587
  
588
  
589
  
590
  
591
  
592
  
593
  
594
  
595
  
596
  
597
  
598
  
599
  
600
  
601
  
602
  
603
  
604
  
605
  
606
  
607
  
608
  
609
  
610
  
611
  
612
  
613
  
614
  
615
  
616
  
617
  
618
  
619
  
620
  
621
  
622
  
623
  
624
  
625
  
626
  
627
  
628
  
629
  
630
  
631
  
632
  
633
  
634
  
635
  
636
  
637
  
638
  
639
  
640
  
641
  
642
  
643
  
644
  
645
  
646
  
647
  
648
  
649
  
650
  
651
  
652
  
653
  
654
  
655
  
656
  
657
  
658
  
659
  
660
  
661
  
662
  
663
  
664
  
665
  
666
  
667
  
668
  
669
  
670
  
671
  
672
  
673
  
674
  
675
  
676
  
677
  
678
  
679
  
680
  
681
  
682
  
683
  
684
  
685
  
686
  
687
  
688
  
689
  
690
  
691
  
692
  
693
  
694
  
695
  
696
  
697
  
698
  
699
  
700
  
701
  
702
  
703
  
704
  
705
  
706
  
707
  
708
  
709
  
710
  
711
  
712
  
713
  
714
  
715
  
716
  
717
  
718
  
719
  
720
  
721
  
722
  
723
  
724
  
725
  
726
  
727
  
728
  
729
  
730
  
731
  
732
  
733
  
734
  
735
  
736
  
737
  
738
  
739
  
740
  
741
  
742
  
743
  
744
  
745
  
746
  
747
  
748
  
749
  
750
  
751
  
752
  
753
  
754
  
755
  
756
  
757
  
758
  
759
  
760
  
761
  
762
  
763
  
764
  
765
  
766
  
767
  
768
  
769
  
770
  
771
  
772
  
773
  
774
  
775
  
776
  
777
  
778
  
779
  
780
  
781
  
782
  
783
  
784
  
785
  
786
  
787
  
788
  
789
  
790
  
791
  
792
  
793
  
794
  
795
  
796
  
797
  
798
  
799
  
800
  
801
  
802
  
803
  
804
  
805
  
806
  
807
  
808
  
809
  
810
  
811
  
812
  
813
  
814
  
815
  
816
  
817
  
818
  
819
  
820
  
821
  
822
  
823
  
824
  
825
  
826
  
827
  
828
  
829
  
830
  
831
  
832
  
833
  
834
  
835
  
836
  
837
  
838
  
839
  
840
  
841
  
842
  
843
  
844
  
845
  
846
  
847
  
848
  
849
  
850
  
851
  
852
  
853
  
854
  
855
  
856
  
857
  
858
  
859
  
860
  
861
  
862
  
863
  
864
  
865
  
866
  
867
  
868
  
869
  
870
  
871
  
872
  
873
  
874
  
875
  
876
  
877
  
878
  
879
  
880
  
881
  
882
  
883
  
884
  
885
  
886
  
887
  
888
  
889
  
890
  
891
  
892
  
893
  
894
  
895
  
896
  
897
  
898
  
899
  
900
  
901
  
902
  
903
  
904
  
905
  
906
  
907
  
908
  
909
  
910
  
911
  
912
  
913
  
914
  
915
  
916
  
917
  
918
  
919
  
920
  
921
  
922
  
923
  
924
  
925
  
926
  
927
  
928
  
929
  
930
  
931
  
932
  
933
  
934
  
935
  
936
  
937
  
938
  
939
  
940
  
941
  
942
  
943
  
944
  
945
  
946
  
947
  
948
  
949
  
950
  
951
  
952
  
953
  
954
  
955
  
956
  
957
  
958
  
959
  
960
  
961
  
962
  
963
  
964
  
965
  
966
  
967
  
968
  
969
  
970
  
971
  
972
  
973
  
974
  
975
  
976
  
977
  
978
  
979
  
980
  
981
  
982
  
983
  
984
  
985
  
986
  
987
  
988
  
989
  
990
  
991
  
992
  
993
  
994
  
995
  
996
  
997
  
998
  
999
  
1000
  
1001
  
1002
  
1003
  
1004
  
/* 
 * Machine code generator for AMD64. 
 */ 
 
#include "operators.h" 
#include "constants.h" 
#include "object.h" 
#include "builtin_functions.h" 
 
 
/* This is defined on windows */ 
#ifdef REG_NONE 
#undef REG_NONE 
#endif 
 
 
/* Register encodings */ 
enum amd64_reg {REG_RAX = 0, REG_RBX = 3, REG_RCX = 1, REG_RDX = 2, 
                REG_RSP = 4, REG_RBP = 5, REG_RSI = 6, REG_RDI = 7, 
                REG_R8 = 8, REG_R9 = 9, REG_R10 = 10, REG_R11 = 11, 
                REG_R12 = 12, REG_R13 = 13, REG_R14 = 14, REG_R15 = 15, 
                REG_NONE = 4}; 
 
/* We reserve register r13 and above (as well as RSP and RBP). */ 
#define REG_BITMASK   ((1 << REG_MAX) - 1) 
#define REG_RESERVED        (REG_RSP|REG_RBP) 
#define REG_MAX                     REG_R12 
#define PIKE_MARK_SP_REG    REG_R12 
#define PIKE_SP_REG         REG_R13 
#define PIKE_FP_REG         REG_R14 
#define Pike_interpreter_reg        REG_R15 
 
#ifdef __NT__ 
/* From http://software.intel.com/en-us/articles/introduction-to-x64-assembly/ 
 * 
 * Note: Space for the arguments needs to be allocated on the stack as well. 
 */ 
#define ARG1_REG      REG_RCX 
#define ARG2_REG    REG_RDX 
#define ARG3_REG    REG_R8 
#define ARG4_REG    REG_R9 
#else 
/* From SysV ABI for AMD64 draft 0.99.5. */ 
#define ARG1_REG      REG_RDI 
#define ARG2_REG    REG_RSI 
#define ARG3_REG    REG_RDX 
#define ARG4_REG    REG_RCX 
#define ARG5_REG    REG_R8 
#define ARG6_REG    REG_R9 
#endif 
 
#define PUSH_INT(X) ins_int((INT32)(X), (void (*)(char))add_to_program) 
 
#define AMD64_RET() add_to_program(0xc3) 
 
#define AMD64_NOP() add_to_program(0x90) 
 
#define AMD64_PUSH(REG) do {                  \ 
    enum amd64_reg reg__ = (REG);               \ 
    if (reg__ & 0x08) {                         \ 
      add_to_program(0x41);                     \ 
    }                                           \ 
    add_to_program(0x50 + (reg__ & 0x07));      \ 
  } while(0) 
 
#define AMD64_POP(REG) do {                   \ 
    enum amd64_reg reg__ = (REG);               \ 
    if (reg__ & 0x08) {                         \ 
      add_to_program(0x41);                     \ 
    }                                           \ 
    add_to_program(0x58 + (reg__ & 0x07));      \ 
  } while(0) 
 
#define AMD64_MOV_REG(FROM_REG, TO_REG) do {  \ 
    enum amd64_reg from_reg__ = (FROM_REG);     \ 
    enum amd64_reg to_reg__ = (TO_REG);         \ 
    int rex__ = 0x48;                           \ 
    if (from_reg__ & 0x08) {                    \ 
      rex__ |= 0x04;                            \ 
      from_reg__ &= 0x07;                       \ 
    }                                           \ 
    if (to_reg__ & 0x08) {                      \ 
      rex__ |= 0x01;                            \ 
      to_reg__ &= 0x07;                         \ 
    }                                           \ 
    add_to_program(rex__);                      \ 
    add_to_program(0x89);                       \ 
    add_to_program(0xc0|(from_reg__<<3)|        \ 
                   to_reg__);                   \ 
  } while (0) 
 
#define AMD64_MOVE_RELADDR_TO_REG(FROM_REG, FROM_OFFSET, TO_REG) do { \ 
    enum amd64_reg from_reg__ = (FROM_REG);                             \ 
    enum amd64_reg to_reg__ = (TO_REG);                                 \ 
    int off32__ = (FROM_OFFSET);                                        \ 
    int rex__ = 0x48;                                                   \ 
    if (from_reg__ & 0x08) {                                            \ 
      rex__ |= 0x04;                                                    \ 
      from_reg__ &= 0x07;                                               \ 
    }                                                                   \ 
    if (to_reg__ & 0x08) {                                              \ 
      rex__ |= 0x01;                                                    \ 
      to_reg__ &= 0x07;                                                 \ 
    }                                                                   \ 
    add_to_program(rex__);                                              \ 
    add_to_program(0x8b);                                               \ 
    add_to_program(0x80|(to_reg__<<3)| from_reg__);                     \ 
    PUSH_INT(off32__);                                                  \ 
  } while(0) 
 
#define AMD64_MOVE_REG_TO_RELADDR(FROM_REG, TO_REG, TO_OFFSET) do {   \ 
    enum amd64_reg from_reg__ = (FROM_REG);                             \ 
    enum amd64_reg to_reg__ = (TO_REG);                                 \ 
    int off32__ = (TO_OFFSET);                                          \ 
    int rex__ = 0x48;                                                   \ 
    if (from_reg__ & 0x08) {                                            \ 
      rex__ |= 0x04;                                                    \ 
      from_reg__ &= 0x07;                                               \ 
    }                                                                   \ 
    if (to_reg__ & 0x08) {                                              \ 
      rex__ |= 0x01;                                                    \ 
      to_reg__ &= 0x07;                                                 \ 
    }                                                                   \ 
    add_to_program(rex__);                                              \ 
    add_to_program(0x89);                                               \ 
    if (!off32__ && (to_reg__ != REG_RBP)) {                            \ 
      add_to_program((from_reg__<<3)| to_reg__);                        \ 
      if (to_reg__ == REG_RSP) {                                        \ 
        add_to_program(0x24);                                           \ 
      }                                                                 \ 
    } else if ((-0x80 <= off32__) && (0x7f >= off32__)) {               \ 
      add_to_program(0x40|(from_reg__<<3)| to_reg__);                   \ 
      if (to_reg__ == REG_RSP) {                                        \ 
        add_to_program(0x24);                                           \ 
      }                                                                 \ 
      add_to_program(off32__);                                          \ 
    } else {                                                            \ 
      add_to_program(0x80|(from_reg__<<3)| to_reg__);                   \ 
      PUSH_INT(off32__);                                                \ 
    }                                                                   \ 
  } while(0) 
 
#define AMD64_SHL_IMM8(REG, IMM8) do {        \ 
    enum amd64_reg reg__ = (REG);       \ 
    int imm8__ = (IMM8);                \ 
    if (reg__ & 0x08) {                 \ 
      add_to_program(0x49);             \ 
      reg__ &= 0x07;                    \ 
    } else {                            \ 
      add_to_program(0x48);             \ 
    }                                   \ 
    if (imm8__ == 1) {                  \ 
      add_to_program(0xd1);             \ 
      add_to_program(0xe0|reg__);       \ 
    } else {                            \ 
      add_to_program(0xc1);             \ 
      add_to_program(0xe0|reg__);       \ 
      add_to_program(imm8__);           \ 
    }                                   \ 
  } while(0) 
 
#define AMD64_AND_IMM32(REG, IMM32) do {              \ 
    enum amd64_reg reg__ = (REG);                       \ 
    int imm32__ = (IMM32);                              \ 
    if (reg__ & 0x08) {                                 \ 
      add_to_program(0x49);                             \ 
      reg__ &= 0x07;                                    \ 
    } else {                                            \ 
      add_to_program(0x48);                             \ 
    }                                                   \ 
    add_to_program(0x83);                               \ 
    if ((imm32__ >= -0x80) && (imm32__ <= 0x7f)) {      \ 
      add_to_program(0xe0|reg__);                       \ 
      add_to_program(imm32__);                          \ 
    } else {                                            \ 
      Pike_error("Not supported yet.\n");               \ 
      PUSH_INT(imm32__);                                \ 
    }                                                   \ 
  } while(0) 
 
#define AMD64_ADD_IMM32(REG, IMM32) do {              \ 
    enum amd64_reg reg__ = (REG);                       \ 
    int imm32__ = (IMM32);                              \ 
    if (reg__ & 0x08) {                                 \ 
      add_to_program(0x49);                             \ 
      reg__ &= 0x07;                                    \ 
    } else {                                            \ 
      add_to_program(0x48);                             \ 
    }                                                   \ 
    add_to_program(0x83);                               \ 
    if ((imm32__ >= -0x80) && (imm32__ <= 0x7f)) {      \ 
      add_to_program(0xc0|reg__);                       \ 
      add_to_program(imm32__);                          \ 
    } else {                                            \ 
      Pike_error("Not supported yet.\n");               \ 
      PUSH_INT(imm32__);                                \ 
    }                                                   \ 
  } while(0) 
 
#define AMD64_SUB_IMM32(REG, IMM32) do {              \ 
    enum amd64_reg reg__ = (REG);                       \ 
    int imm32__ = (IMM32);                              \ 
    if (reg__ & 0x08) {                                 \ 
      add_to_program(0x49);                             \ 
      reg__ &= 0x07;                                    \ 
    } else {                                            \ 
      add_to_program(0x48);                             \ 
    }                                                   \ 
    add_to_program(0x83);                               \ 
    if ((imm32__ >= -0x80) && (imm32__ <= 0x7f)) {      \ 
      add_to_program(0xe8|reg__);                       \ 
      add_to_program(imm32__);                          \ 
    } else {                                            \ 
      Pike_error("Not supported yet.\n");               \ 
      PUSH_INT(imm32__);                                \ 
    }                                                   \ 
  } while(0) 
 
#define AMD64_TEST_REG(REG) do {              \ 
    enum amd64_reg reg__ = (REG);               \ 
    if (reg__ & 0x08) {                         \ 
      add_to_program(0x4d);                     \ 
      reg__ &= 0x07;                            \ 
    } else {                                    \ 
      add_to_program(0x48);                     \ 
    }                                           \ 
    add_to_program(0x85);                       \ 
    add_to_program(0xc0|(reg__ <<3)|reg__);     \ 
  } while(0) 
 
#define AMD64_CMP_REG_IMM32(REG, IMM32) do {          \ 
    enum amd64_reg reg__ = (REG);                       \ 
    int imm32__ = (IMM32);                              \ 
    if (reg__ & 0x08) {                                 \ 
      add_to_program(0x49);                             \ 
      reg__ &= 0x07;                                    \ 
    } else {                                            \ 
      add_to_program(0x48);                             \ 
    }                                                   \ 
    add_to_program(0x83);                               \ 
    if ((imm32__ >= -0x80) && (imm32__ <= 0x7f)) {      \ 
      add_to_program(0xf8|reg__);                       \ 
      add_to_program(imm32__);                          \ 
    } else {                                            \ 
      Pike_error("Not supported yet.\n");               \ 
      PUSH_INT(imm32__);                                \ 
    }                                                   \ 
  } while(0) 
 
#define AMD64_CMP_REG(REG1, REG2) do {                        \ 
    enum amd64_reg reg1__ = (REG1);                     \ 
    enum amd64_reg reg2__ = (REG2);                     \ 
    int rex = 0x48;                                     \ 
    if (reg1__ & 0x08) {                                \ 
      rex |= 0x04;                                      \ 
      reg1__ &= 0x07;                                   \ 
    }                                                   \ 
    if (reg2__ & 0x08) {                                \ 
      rex |= 0x01;                                      \ 
      reg2__ &= 0x07;                                   \ 
    }                                                   \ 
    add_to_program(rex);                                \ 
    add_to_program(0x39);                               \ 
    add_to_program(0xc0|(reg1__<<3)|reg2__);            \ 
  } while(0) 
 
#define AMD64_JUMP_REG(REG) do {              \ 
    enum amd64_reg reg__ = (REG);               \ 
    if (reg__ & 0x08) {                         \ 
      add_to_program(0x41);                     \ 
      reg__ &= 0x07;                            \ 
    }                                           \ 
    add_to_program(0xff);                       \ 
    add_to_program(0xe0|reg__);                 \ 
  } while(0) 
 
#define AMD64_CALL_REL32(REG, REL32) do {     \ 
    AMD64_ADD_REG_IMM32(REG, REL32, REG_RAX);   \ 
    add_to_program(0xff);                       \ 
    add_to_program(0xd0);                       \ 
  } while(0) 
 
/* CALL *addr */ 
#define CALL_ABSOLUTE(X) do {                 \ 
    void *addr__ = (X);                         \ 
    AMD64_LOAD_IMM32(REG_RAX, addr__);          \ 
    add_to_program(0xff);                       \ 
    add_to_program(0xd0);                       \ 
  } while(0) 
 
#define AMD64_CLEAR_REG(REG) do {             \ 
    enum amd64_reg creg__ = (REG);              \ 
    if (creg__ & 0x08) {                        \ 
      add_to_program(0x4d);                     \ 
      creg__ &= 0x07;                           \ 
    } else {                                    \ 
      add_to_program(0x48);                     \ 
    }                                           \ 
    add_to_program(0x31);                       \ 
    add_to_program(0xc0|(creg__<<3)|creg__);    \ 
  } while(0) 
 
#define AMD64_ADD_REG_IMM32(FROM_REG, IMM32, TO_REG) do {     \ 
    enum amd64_reg from_reg__ = (FROM_REG);                     \ 
    enum amd64_reg to_reg__ = (TO_REG);                         \ 
    int imm32__ = (IMM32);                                      \ 
    if (!imm32__) {                                             \ 
      if (from_reg__ != to_reg__) {                             \ 
        AMD64_MOV_REG(from_reg__, to_reg__);                    \ 
      }                                                         \ 
    } else {                                                    \ 
      int rex = 0x48;                                           \ 
      if (from_reg__ & 0x08) {                                  \ 
        rex |= 0x01;                                            \ 
        from_reg__ &= 0x07;                                     \ 
      }                                                         \ 
      if (to_reg__ & 0x08) {                                    \ 
        rex |= 0x04;                                            \ 
        to_reg__ &= 0x07;                                       \ 
      }                                                         \ 
      add_to_program(rex);                                      \ 
      add_to_program(0x8d);                                     \ 
      if ((-0x80 <= imm32__) && (0x7f >= imm32__)) {            \ 
        add_to_program(0x40|(to_reg__<<3)|from_reg__);          \ 
        add_to_program(imm32__);                                \ 
      } else {                                                  \ 
        add_to_program(0x80|(to_reg__<<3)|from_reg__);          \ 
        PUSH_INT(imm32__);                                      \ 
      }                                                         \ 
    }                                                           \ 
  } while(0) 
 
#define AMD64_LOAD_RIP32(RIP32, REG) do {     \ 
    enum amd64_reg reg__ = (REG);                               \ 
    int rip32__ = (RIP32);                                      \ 
    if (reg__ & 0x08) {                                         \ 
      add_to_program(0x4c);                                     \ 
      reg__ &= 0x07;                                            \ 
    } else {                                                    \ 
      add_to_program(0x48);                                     \ 
    }                                                           \ 
    add_to_program(0x8d);                                       \ 
    add_to_program(0x05|(reg__<<3));                            \ 
    PUSH_INT(rip32__);                                          \ 
  } while(0) 
 
#define AMD64_MOVE_RIP32_TO_REG(RIP32, REG) do {              \ 
    enum amd64_reg reg__ = (REG);                               \ 
    int rip32__ = (RIP32);                                      \ 
    if (reg__ & 0x08) {                                         \ 
      add_to_program(0x4c);                                     \ 
      reg__ &= 0x07;                                            \ 
    } else {                                                    \ 
      add_to_program(0x48);                                     \ 
    }                                                           \ 
    add_to_program(0x8b);                                       \ 
    add_to_program(0x05|(reg__<<3));                            \ 
    PUSH_INT(rip32__);                                          \ 
  } while(0) 
 
#define AMD64_MOVE32_RIP32_TO_REG(RIP32, REG) do {            \ 
    enum amd64_reg reg__ = (REG);                               \ 
    int rip32__ = (RIP32);                                      \ 
    if (reg__ & 0x08) {                                         \ 
      add_to_program(0x44);                                     \ 
      reg__ &= 0x07;                                            \ 
    }                                                           \ 
    add_to_program(0x8b);                                       \ 
    add_to_program(0x05|(reg__<<3));                            \ 
    PUSH_INT(rip32__);                                          \ 
  } while(0) 
 
#define AMD64_LOAD_IMM32(REG, IMM32) do {     \ 
    enum amd64_reg reg__ = (REG);               \ 
    int imm32__ = (IMM32);                      \ 
    if (!imm32__) {                             \ 
      AMD64_CLEAR_REG(reg__);                   \ 
    } else {                                    \ 
      if (reg__ & 0x08) {                       \ 
        add_to_program(0x49);                   \ 
        reg__ &= 0x07;                          \ 
      } else {                                  \ 
        add_to_program(0x48);                   \ 
      }                                         \ 
      add_to_program(0xc7);                     \ 
      add_to_program(0xc0|reg__);               \ 
      PUSH_INT(imm32__);                        \ 
    }                                           \ 
  } while(0) 
 
#define AMD64_LOAD_IMM(REG, IMM) do {                 \ 
    enum amd64_reg reg64__ = (REG);                     \ 
    INT64 imm__ = (IMM);                                \ 
    if ((-0x80000000LL <= imm__) &&                     \ 
        (0x7fffffffLL >= imm__)) {                      \ 
      AMD64_LOAD_IMM32(reg64__, imm__);                 \ 
    } else {                                            \ 
      if (imm__ & 0x80000000LL) {                       \ 
        /* 32-bit negative. */                          \ 
        AMD64_LOAD_IMM32(reg64__, (imm__>>32) + 1);     \ 
      } else {                                          \ 
        AMD64_LOAD_IMM32(reg64__, (imm__>>32));         \ 
      }                                                 \ 
      AMD64_SHL_IMM8(reg64__, 32);                      \ 
      AMD64_ADD_REG_IMM32(reg64__, imm__, reg64__);     \ 
    }                                                   \ 
  } while(0) 
 
#define AMD64_ADD_VAL_TO_RELADDR(VAL, OFFSET, REG) do {                       \ 
    INT32 val_ = (VAL);                                                 \ 
    INT32 off_ = (OFFSET);                                              \ 
    enum amd64_reg reg_ = (REG);                                        \ 
    if (val_) {                                                         \ 
      if (reg_ & 0x08) {                                                \ 
        add_to_program(0x41);                                           \ 
        reg_ &= 0x07;                                                   \ 
      }                                                                 \ 
      if (val_ == 1)                                                    \ 
        /* incl offset(%reg) */                                         \ 
        add_to_program (0xff); /* Increment r/m32 */                    \ 
      else if (val_ == -1) {                                            \ 
        /* decl offset(%reg) */                                         \ 
        add_to_program (0xff); /* Decrement r/m32 */                    \ 
        reg_ |= 1 << 3;                                                 \ 
      }                                                                 \ 
      else if (-128 <= val_ && val_ <= 127)                             \ 
        /* addl $val,offset(%reg) */                                    \ 
        add_to_program (0x83); /* Add sign-extended imm8 to r/m32. */   \ 
      else                                                              \ 
        /* addl $val,offset(%reg) */                                    \ 
        add_to_program (0x81); /* Add imm32 to r/m32. */                \ 
      if (off_ < -128 || off_ > 127) {                                  \ 
        add_to_program (0x80 | reg_);                                   \ 
        PUSH_INT (off_);                                                \ 
      }                                                                 \ 
      else if (off_) {                                                  \ 
        add_to_program (0x40 | reg_);                                   \ 
        add_to_program (off_);                                          \ 
      }                                                                 \ 
      else                                                              \ 
        add_to_program (reg_);                                          \ 
      if (val_ != 1 && val_ != -1) {                                    \ 
        if (-128 <= val_ && val_ <= 127)                                \ 
          add_to_program (val_);                                        \ 
        else                                                            \ 
          PUSH_INT (val_);                                              \ 
      }                                                                 \ 
    }                                                                   \ 
  } while (0) 
 
#define AMD64_JMP(SKIP) do {\ 
    int skip__ = (SKIP);    \ 
    if ((skip__ >= -0x80) && (skip__ <= 0x7f)) {        \ 
      add_to_program(0xeb);                             \ 
      add_to_program(skip__);                           \ 
    } else {                                            \ 
      Pike_error("Not supported yet.\n");               \ 
    }                                                   \ 
  } while(0) 
 
#define AMD64_JNE(SKIP) do {\ 
    int skip__ = (SKIP);    \ 
    if ((skip__ >= -0x80) && (skip__ <= 0x7f)) {        \ 
      add_to_program(0x75);                             \ 
      add_to_program(skip__);                           \ 
    } else {                                            \ 
      Pike_error("Not supported yet.\n");               \ 
    }                                                   \ 
  } while(0) 
 
#define AMD64_JE(SKIP) do {\ 
    int skip__ = (SKIP);    \ 
    if ((skip__ >= -0x80) && (skip__ <= 0x7f)) {        \ 
      add_to_program(0x74);                             \ 
      add_to_program(skip__);                           \ 
    } else {                                            \ 
      Pike_error("Not supported yet.\n");               \ 
    }                                                   \ 
  } while(0) 
 
/* Machine code entry prologue. 
 * 
 * On entry: 
 *   RDI: Pike_interpreter      (ARG1_REG) 
 * 
 * During interpreting: 
 *   R15: Pike_interpreter 
 */ 
void amd64_ins_entry(void) 
{ 
  /* Push all registers that the ABI requires to be preserved. */ 
  AMD64_PUSH(REG_RBP); 
  AMD64_MOV_REG(REG_RSP, REG_RBP); 
  AMD64_PUSH(REG_R15); 
  AMD64_PUSH(REG_R14); 
  AMD64_PUSH(REG_R13); 
  AMD64_PUSH(REG_R12); 
  AMD64_PUSH(REG_RBX); 
  AMD64_SUB_IMM32(REG_RSP, 8);  /* Align on 16 bytes. */ 
 
  AMD64_MOV_REG(ARG1_REG, Pike_interpreter_reg); 
 
  amd64_flush_code_generator_state(); 
} 
 
#define ALLOC_REG(REG) do {} while (0) 
#define DEALLOC_REG(REG) do {} while (0) 
#define CLEAR_REGS() do {} while (0) 
 
/* 
 * Copies a 32 bit immidiate value to stack 
 * 0xc7 = mov 
 */ 
#define MOV_VAL_TO_RELSTACK(VALUE, OFFSET) do {                               \ 
    INT32 off_ = (OFFSET);                                              \ 
    add_to_program(0xc7);                                               \ 
    if (off_ < -128 || off_ > 127) {                                    \ 
      add_to_program (0x84);                                            \ 
      add_to_program (0x24);                                            \ 
      PUSH_INT (off_);                                                  \ 
    }                                                                   \ 
    else if (off_) {                                                    \ 
      add_to_program (0x44);                                            \ 
      add_to_program (0x24);                                            \ 
      add_to_program (off_);                                            \ 
    }                                                                   \ 
    else {                                                              \ 
      add_to_program (0x04);                                            \ 
      add_to_program (0x24);                                            \ 
    }                                                                   \ 
    PUSH_INT(VALUE);                                                    \ 
  } while(0)                                                            \ 
 
static enum amd64_reg next_reg = 0; 
static enum amd64_reg sp_reg = 0, fp_reg = 0, mark_sp_reg = 0; 
static int dirty_regs = 0; 
ptrdiff_t amd64_prev_stored_pc = -1; /* PROG_PC at the last point Pike_fp->pc was updated. */ 
 
void amd64_flush_code_generator_state(void) 
{ 
  next_reg = 0; 
  sp_reg = 0; 
  fp_reg = 0; 
  mark_sp_reg = 0; 
  dirty_regs = 0; 
  amd64_prev_stored_pc = -1; 
} 
 
static enum amd64_reg alloc_reg (int avoid_regs) 
{ 
  enum amd64_reg reg; 
  int used_regs = (avoid_regs | REG_RESERVED) & REG_BITMASK; 
 
  avoid_regs |= REG_RESERVED; 
 
  if (used_regs != REG_BITMASK) { 
    /* There's a free register. */ 
 
    for (reg = next_reg; (1 << reg) & used_regs;) { 
      reg = (reg + 1); 
      if (reg >= REG_MAX) reg = 0; 
#ifdef PIKE_DEBUG 
      if (reg == next_reg) Pike_fatal ("Failed to find a free register.\n"); 
#endif 
    } 
  } 
 
  else { 
    /* Choose a register with simple round robin. If we get more 
     * things to hold than there are registers then this should 
     * probably be replaced with an LRU strategy. */ 
 
    for (reg = next_reg; (1 << reg) & avoid_regs;) { 
      reg = (reg + 1); 
      if (reg >= REG_MAX) reg = 0; 
#ifdef PIKE_DEBUG 
      if (reg == next_reg) Pike_fatal ("Failed to find a non-excluded register.\n"); 
#endif 
    } 
  } 
 
#ifdef REGISTER_DEBUG 
  if ((1 << reg) & alloc_regs) Pike_fatal ("Clobbering allocated register.\n"); 
  alloc_regs &= avoid_regs; 
#endif 
  ALLOC_REG (reg); 
 
  next_reg = reg+1; 
  if (next_reg >= REG_MAX) next_reg = 0; 
 
  return reg; 
} 
 
/* NB: We load Pike_fp et al into registers that 
 *     are persistent across function calls. 
 */ 
void amd64_load_fp_reg(void) 
{ 
  if (!fp_reg) { 
    AMD64_MOVE_RELADDR_TO_REG(Pike_interpreter_reg, 
                              OFFSETOF(Pike_interpreter, frame_pointer), 
                              PIKE_FP_REG); 
    fp_reg = PIKE_FP_REG; 
  } 
} 
 
void amd64_load_sp_reg(void) 
{ 
  if (!sp_reg) { 
    AMD64_MOVE_RELADDR_TO_REG(Pike_interpreter_reg, 
                              OFFSETOF(Pike_interpreter, stack_pointer), 
                              PIKE_SP_REG); 
    sp_reg = PIKE_SP_REG; 
  } 
} 
 
void amd64_load_mark_sp_reg(void) 
{ 
  if (!mark_sp_reg) { 
    AMD64_MOVE_RELADDR_TO_REG(Pike_interpreter_reg, 
                              OFFSETOF(Pike_interpreter, mark_stack_pointer), 
                              PIKE_MARK_SP_REG); 
    mark_sp_reg = PIKE_MARK_SP_REG; 
  } 
} 
 
 
 
static void update_arg1(INT32 value) 
{ 
  AMD64_LOAD_IMM32(ARG1_REG, value); 
  /* FIXME: Alloc stack space on NT. */ 
} 
 
static void update_arg2(INT32 value) 
{ 
  AMD64_LOAD_IMM32(ARG2_REG, value); 
  /* FIXME: Alloc stack space on NT. */ 
} 
 
static void amd64_push_int(INT64 value, int subtype) 
{ 
  amd64_load_sp_reg(); 
  AMD64_LOAD_IMM32(REG_RAX, (subtype<<16) + PIKE_T_INT); 
  AMD64_MOVE_REG_TO_RELADDR(REG_RAX, sp_reg, OFFSETOF(svalue, type)); 
  AMD64_LOAD_IMM(REG_RAX, value); 
  AMD64_MOVE_REG_TO_RELADDR(REG_RAX, sp_reg, OFFSETOF(svalue, u.integer)); 
  AMD64_ADD_IMM32(sp_reg, sizeof(struct svalue)); 
  dirty_regs |= 1 << sp_reg; 
  /* FIXME: Deferred writing of Pike_sp doen't seem to work reliably yet. */ 
  if (dirty_regs & (1 << PIKE_SP_REG)) { 
    AMD64_MOVE_REG_TO_RELADDR(PIKE_SP_REG, Pike_interpreter_reg, 
                              OFFSETOF(Pike_interpreter, stack_pointer)); 
    dirty_regs &= ~(1 << PIKE_SP_REG); 
  } 
} 
 
static void amd64_call_c_function(void *addr) 
{ 
  CALL_ABSOLUTE(addr); 
  next_reg = REG_RAX; 
  CLEAR_REGS(); 
} 
 
static void amd64_stack_error(void) 
{ 
  Pike_fatal("Stack error\n"); 
} 
 
void amd64_update_pc(void) 
{ 
  INT32 tmp = PIKE_PC, disp; 
         
  if (amd64_prev_stored_pc == -1) { 
    enum amd64_reg tmp_reg = alloc_reg(0); 
    amd64_load_fp_reg(); 
    AMD64_LOAD_RIP32(tmp - (PIKE_PC + 7), tmp_reg); 
    AMD64_MOVE_REG_TO_RELADDR(tmp_reg, fp_reg, OFFSETOF(pike_frame, pc)); 
#ifdef PIKE_DEBUG 
    if (a_flag >= 60) 
      fprintf (stderr, "pc %d  update pc via call\n", tmp); 
#endif 
    DEALLOC_REG (tmp_reg); 
  } 
  else if ((disp = tmp - amd64_prev_stored_pc)) { 
#ifdef PIKE_DEBUG 
    if (a_flag >= 60) 
      fprintf (stderr, "pc %d  update pc relative: %d\n", tmp, disp); 
#endif 
    amd64_load_fp_reg(); 
    AMD64_ADD_VAL_TO_RELADDR (disp, OFFSETOF (pike_frame, pc), fp_reg); 
  } 
  else { 
#ifdef PIKE_DEBUG 
    if (a_flag >= 60) 
      fprintf (stderr, "pc %d  update pc - already up-to-date\n", tmp); 
#endif 
  } 
  amd64_prev_stored_pc = tmp; 
#ifdef PIKE_DEBUG 
  if (d_flag) { 
    /* Check that the stack keeps being 16 byte aligned. */ 
    AMD64_MOV_REG(REG_RSP, REG_RAX); 
    AMD64_AND_IMM32(REG_RAX, 0x08); 
    AMD64_JE(0x09); 
    CALL_ABSOLUTE(amd64_stack_error); 
  } 
#endif 
} 
 
 
static void maybe_update_pc(void) 
{ 
  static int last_prog_id=-1; 
  static size_t last_num_linenumbers=-1; 
         
  if( 
#ifdef PIKE_DEBUG 
    /* Update the pc more often for the sake of the opcode level trace. */ 
     d_flag || 
#endif 
     (amd64_prev_stored_pc == -1) || 
     last_prog_id != Pike_compiler->new_program->id || 
     last_num_linenumbers != Pike_compiler->new_program->num_linenumbers 
  ) { 
    last_prog_id=Pike_compiler->new_program->id; 
    last_num_linenumbers = Pike_compiler->new_program->num_linenumbers; 
    UPDATE_PC(); 
  } 
} 
 
#ifdef PIKE_DEBUG 
static void ins_debug_instr_prologue (PIKE_INSTR_T instr, INT32 arg1, INT32 arg2) 
{ 
  int flags = instrs[instr].flags; 
 
  maybe_update_pc(); 
 
  if (flags & I_HASARG2) 
    AMD64_LOAD_IMM32(ARG3_REG, arg2); 
  if (flags & I_HASARG) 
    AMD64_LOAD_IMM32(ARG2_REG, arg1); 
  AMD64_LOAD_IMM32(ARG1_REG, instr); 
 
  if (flags & I_HASARG2) 
    amd64_call_c_function (simple_debug_instr_prologue_2); 
  else if (flags & I_HASARG) 
    amd64_call_c_function (simple_debug_instr_prologue_1); 
  else 
    amd64_call_c_function (simple_debug_instr_prologue_0); 
} 
#else  /* !PIKE_DEBUG */ 
#define ins_debug_instr_prologue(instr, arg1, arg2) 
#endif 
 
void amd64_init_interpreter_state(void) 
{ 
  instrs[F_CATCH - F_OFFSET].address = inter_return_opcode_F_CATCH; 
} 
 
void ins_f_byte(unsigned int b) 
{ 
  int flags; 
  void *addr; 
  b-=F_OFFSET; 
#ifdef PIKE_DEBUG 
  if(b>255) 
    Pike_error("Instruction too big %d\n",b); 
#endif 
  maybe_update_pc(); 
 
  flags = instrs[b].flags; 
 
  addr=instrs[b].address; 
  switch(b + F_OFFSET) { 
  case F_CATCH: 
    /* Special arguments for the F_CATCH instruction. */ 
    AMD64_MOVE32_RIP32_TO_REG(0x27, ARG2_REG);  /* Load the POINTER. */ 
    AMD64_LOAD_RIP32(0x24, ARG1_REG);           /* Next valid address. */ 
    addr = inter_return_opcode_F_CATCH; 
    break; 
  case F_UNDEFINED: 
    ins_debug_instr_prologue(b, 0, 0); 
    amd64_push_int(0, 1); 
    return; 
  case F_CONST0: 
    ins_debug_instr_prologue(b, 0, 0); 
    amd64_push_int(0, 0); 
    return; 
  case F_CONST1: 
    ins_debug_instr_prologue(b, 0, 0); 
    amd64_push_int(1, 0); 
    return; 
  case F_CONST_1: 
    ins_debug_instr_prologue(b, 0, 0); 
    amd64_push_int(-1, 0); 
    return; 
  case F_BIGNUM: 
    ins_debug_instr_prologue(b, 0, 0); 
    amd64_push_int(0x7fffffff, 0); 
    return; 
  case F_RETURN_1: 
    ins_f_byte(F_CONST1); 
    ins_f_byte(F_RETURN); 
    return; 
  case F_RETURN_0: 
    ins_f_byte(F_CONST0); 
    ins_f_byte(F_RETURN); 
    return; 
  case F_ADD: 
    ins_debug_instr_prologue(b, 0, 0); 
    update_arg1(2); 
    addr = f_add; 
    break; 
  } 
 
  /* NB: PIKE_FP_REG is currently never dirty. */ 
  if (dirty_regs & (1 << PIKE_SP_REG)) { 
    AMD64_MOVE_REG_TO_RELADDR(PIKE_SP_REG, Pike_interpreter_reg, 
                              OFFSETOF(Pike_interpreter, stack_pointer)); 
    dirty_regs &= ~(1 << PIKE_SP_REG); 
  } 
  if (dirty_regs & (1 << PIKE_MARK_SP_REG)) { 
    AMD64_MOVE_REG_TO_RELADDR(PIKE_MARK_SP_REG, Pike_interpreter_reg, 
                              OFFSETOF(Pike_interpreter, mark_stack_pointer)); 
    dirty_regs &= ~(1 << PIKE_MARK_SP_REG); 
  } 
  if (flags & I_UPDATE_SP) sp_reg = 0; 
  if (flags & I_UPDATE_M_SP) mark_sp_reg = 0; 
  if (flags & I_UPDATE_FP) fp_reg = 0; 
 
  amd64_call_c_function(addr); 
  if (instrs[b].flags & I_RETURN) { 
    if ((b + F_OFFSET) == F_RETURN_IF_TRUE) { 
      /* Kludge. We must check if the ret addr is 
       * orig_addr + JUMP_EPILOGUE_SIZE. */ 
      AMD64_LOAD_RIP32(JUMP_EPILOGUE_SIZE - 7, REG_RCX); 
    } 
    AMD64_CMP_REG_IMM32(REG_RAX, -1); 
    AMD64_JNE(0x0f); 
    AMD64_ADD_REG_IMM32(REG_RBP, -0x28, REG_RSP); 
    AMD64_POP(REG_RBX); 
    AMD64_POP(REG_R12); 
    AMD64_POP(REG_R13); 
    AMD64_POP(REG_R14); 
    AMD64_POP(REG_R15); 
    AMD64_POP(REG_RBP); 
    AMD64_RET(); 
    if ((b + F_OFFSET) == F_RETURN_IF_TRUE) { 
      /* Kludge. We must check if the ret addr is 
       * orig_addr + JUMP_EPILOGUE_SIZE. */ 
      AMD64_CMP_REG(REG_RAX, REG_RCX); 
      AMD64_JE(0x02); 
      AMD64_JUMP_REG(REG_RAX); 
      return; 
    } 
  } 
  if (flags & I_JUMP) { 
    AMD64_JUMP_REG(REG_RAX); 
  } 
} 
 
int amd64_ins_f_jump(unsigned int op, int backward_jump) 
{ 
  int flags; 
  void *addr; 
  int off = op - F_OFFSET; 
  int ret = -1; 
#ifdef PIKE_DEBUG 
  if(off>255) 
    Pike_error("Instruction too big %d\n",off); 
#endif 
  flags = instrs[off].flags; 
  if (!(flags & I_BRANCH)) return -1; 
 
  maybe_update_pc(); 
 
  /* NB: PIKE_FP_REG is currently never dirty. */ 
  if (dirty_regs & (1 << PIKE_SP_REG)) { 
    amd64_load_fp_reg(); 
    AMD64_MOVE_REG_TO_RELADDR(PIKE_SP_REG, Pike_interpreter_reg, 
                              OFFSETOF(Pike_interpreter, stack_pointer)); 
    dirty_regs &= ~(1 << PIKE_SP_REG); 
  } 
  if (dirty_regs & (1 << PIKE_MARK_SP_REG)) { 
    amd64_load_fp_reg(); 
    AMD64_MOVE_REG_TO_RELADDR(PIKE_MARK_SP_REG, Pike_interpreter_reg, 
                              OFFSETOF(Pike_interpreter, mark_stack_pointer)); 
    dirty_regs &= ~(1 << PIKE_MARK_SP_REG); 
  } 
 
  if (flags & I_UPDATE_SP) sp_reg = 0; 
  if (flags & I_UPDATE_M_SP) mark_sp_reg = 0; 
  if (flags & I_UPDATE_FP) fp_reg = 0; 
 
  if (op == F_BRANCH) { 
    ins_debug_instr_prologue(off, 0, 0); 
    if (backward_jump) { 
      amd64_call_c_function(branch_check_threads_etc); 
    } 
    add_to_program(0xe9); 
    ret=DO_NOT_WARN( (INT32) PIKE_PC ); 
    PUSH_INT(0); 
    return ret; 
  } 
 
  addr=instrs[off].address; 
  amd64_call_c_function(addr); 
  AMD64_TEST_REG(REG_RAX); 
 
  if (backward_jump) { 
    add_to_program (0x74);      /* jz rel8 */ 
    add_to_program (9 + 1 + 4); 
    amd64_call_c_function (branch_check_threads_etc); /* 9 bytes */ 
    add_to_program (0xe9);      /* jmp rel32 */ 
    ret = DO_NOT_WARN ((INT32) PIKE_PC); 
    PUSH_INT (0);               /* 4 bytes */ 
  } 
  else { 
#if 0 
    if ((cpu_vendor == PIKE_CPU_VENDOR_AMD) && 
        (op == F_LOOP || op == F_FOREACH)) { 
      /* FIXME: Slows down Intel PIII/x86 by 7%, speeds up Athlon XP by 22%. :P */ 
      add_to_program (0x3e);    /* Branch taken hint. */ 
    } 
#endif 
    add_to_program (0x0f);    /* jnz rel32 */ 
    add_to_program (0x85); 
    ret = DO_NOT_WARN ((INT32) PIKE_PC); 
    PUSH_INT (0); 
  } 
 
  return ret; 
} 
 
void ins_f_byte_with_arg(unsigned int a, INT32 b) 
{ 
  maybe_update_pc(); 
  switch(a) { 
  case F_NUMBER: 
    ins_debug_instr_prologue(a-F_OFFSET, 0, 0); 
    amd64_push_int(b, 0); 
    return; 
  case F_NEG_NUMBER: 
    ins_debug_instr_prologue(a-F_OFFSET, 0, 0); 
    amd64_push_int(-(INT64)b, 0); 
    return; 
  case F_POS_INT_INDEX: 
    ins_f_byte_with_arg(F_NUMBER, b); 
    ins_f_byte(F_INDEX); 
    return; 
  case F_NEG_INT_INDEX: 
    ins_f_byte_with_arg(F_NEG_NUMBER, b); 
    ins_f_byte(F_INDEX); 
    return; 
  } 
  update_arg1(b); 
  ins_f_byte(a); 
} 
 
int amd64_ins_f_jump_with_arg(unsigned int op, INT32 a, int backward_jump) 
{ 
  if (!(instrs[op - F_OFFSET].flags & I_BRANCH)) return -1; 
  maybe_update_pc(); 
  update_arg1(a); 
  return amd64_ins_f_jump(op, backward_jump); 
} 
 
void ins_f_byte_with_2_args(unsigned int a, INT32 b, INT32 c) 
{ 
  maybe_update_pc(); 
  switch(a) { 
  case F_NUMBER64: 
    ins_debug_instr_prologue(a-F_OFFSET, 0, 0); 
    amd64_push_int((((unsigned INT64)b)<<32)|(unsigned INT32)c, 0); 
    return; 
  } 
  update_arg2(c); 
  update_arg1(b); 
  ins_f_byte(a); 
} 
 
int amd64_ins_f_jump_with_2_args(unsigned int op, INT32 a, INT32 b, 
                                 int backward_jump) 
{ 
  if (!(instrs[op - F_OFFSET].flags & I_BRANCH)) return -1; 
  maybe_update_pc(); 
  update_arg2(b); 
  update_arg1(a); 
  return amd64_ins_f_jump(op, backward_jump); 
} 
 
void amd64_update_f_jump(INT32 offset, INT32 to_offset) 
{ 
  upd_pointer(offset, to_offset - offset - 4); 
} 
 
INT32 amd64_read_f_jump(INT32 offset) 
{ 
  return read_pointer(offset) + offset + 4; 
}