1
  
2
  
3
  
4
  
5
  
6
  
7
  
8
  
9
  
10
  
11
  
12
  
13
  
14
  
15
  
16
  
17
  
18
  
19
  
20
  
21
  
22
  
23
  
24
  
25
  
26
  
27
  
28
  
29
  
30
  
31
  
32
  
33
  
34
  
35
  
36
  
37
  
38
  
39
  
40
  
41
  
42
  
43
  
44
  
45
  
46
  
47
  
48
  
49
  
50
  
51
  
52
  
53
  
54
  
55
  
56
  
57
  
58
  
59
  
60
  
61
  
62
  
63
  
64
  
65
  
66
  
67
  
68
  
69
  
70
  
71
  
72
  
73
  
74
  
75
  
76
  
77
  
78
  
79
  
80
  
81
  
82
  
83
  
84
  
85
  
86
  
87
  
88
  
89
  
90
  
91
  
92
  
93
  
94
  
95
  
96
  
97
  
98
  
99
  
100
  
101
  
102
  
103
  
104
  
105
  
106
  
107
  
108
  
109
  
110
  
111
  
112
  
113
  
114
  
115
  
116
  
117
  
118
  
119
  
120
  
121
  
122
  
123
  
124
  
125
  
126
  
127
  
128
  
129
  
130
  
131
  
132
  
133
  
134
  
135
  
136
  
137
  
138
  
139
  
140
  
141
  
142
  
143
  
144
  
145
  
146
  
147
  
148
  
149
  
150
  
151
  
152
  
153
  
154
  
155
  
156
  
157
  
158
  
159
  
160
  
161
  
162
  
163
  
164
  
165
  
166
  
167
  
168
  
169
  
170
  
171
  
172
  
173
  
174
  
175
  
176
  
177
  
178
  
179
  
180
  
181
  
182
  
183
  
184
  
185
  
186
  
187
  
188
  
189
  
190
  
191
  
192
  
193
  
194
  
195
  
196
  
197
  
198
  
199
  
200
  
201
  
202
  
203
  
204
  
205
  
206
  
207
  
208
  
209
  
210
  
211
  
212
  
213
  
214
  
215
  
216
  
217
  
218
  
219
  
220
  
221
  
222
  
223
  
224
  
225
  
226
  
227
  
228
  
229
  
230
  
231
  
232
  
233
  
234
  
235
  
236
  
237
  
238
  
239
  
240
  
241
  
242
  
243
  
244
  
245
  
246
  
247
  
248
  
249
  
250
  
251
  
252
  
253
  
254
  
255
  
256
  
257
  
258
  
259
  
260
  
261
  
262
  
263
  
264
  
265
  
266
  
267
  
268
  
269
  
270
  
271
  
272
  
273
  
274
  
275
  
276
  
277
  
278
  
279
  
280
  
281
  
282
  
283
  
284
  
285
  
286
  
287
  
288
  
289
  
290
  
291
  
292
  
293
  
294
  
295
  
296
  
297
  
298
  
299
  
300
  
301
  
302
  
303
  
304
  
305
  
306
  
307
  
308
  
309
  
310
  
311
  
312
  
313
  
314
  
315
  
316
  
317
  
318
  
319
  
320
  
321
  
322
  
323
  
324
  
325
  
326
  
327
  
328
  
329
  
330
  
331
  
332
  
333
  
334
  
335
  
336
  
337
  
338
  
339
  
340
  
341
  
342
  
343
  
344
  
345
  
346
  
347
  
348
  
349
  
350
  
351
  
352
  
353
  
354
  
355
  
356
  
357
  
358
  
359
  
360
  
361
  
362
  
363
  
364
  
365
  
366
  
367
  
368
  
369
  
370
  
371
  
372
  
373
  
374
  
375
  
376
  
377
  
378
  
379
  
380
  
381
  
382
  
383
  
384
  
385
  
386
  
387
  
388
  
389
  
390
  
391
  
392
  
393
  
394
  
395
  
396
  
397
  
398
  
399
  
400
  
401
  
402
  
403
  
404
  
405
  
406
  
407
  
408
  
409
  
410
  
411
  
412
  
413
  
414
  
415
  
416
  
417
  
418
  
419
  
420
  
421
  
422
  
423
  
424
  
425
  
426
  
427
  
428
  
429
  
430
  
431
  
432
  
433
  
434
  
435
  
436
  
437
  
438
  
439
  
440
  
441
  
442
  
443
  
444
  
445
  
446
  
447
  
448
  
449
  
450
  
451
  
452
  
453
  
454
  
455
  
456
  
457
  
458
  
459
  
460
  
461
  
462
  
463
  
464
  
465
  
466
  
467
  
468
  
469
  
470
  
471
  
472
  
473
  
474
  
475
  
476
  
477
  
478
  
479
  
480
  
481
  
482
  
483
  
484
  
485
  
486
  
487
  
488
  
489
  
490
  
491
  
492
  
493
  
494
  
495
  
496
  
497
  
498
  
499
  
500
  
501
  
502
  
503
  
504
  
505
  
506
  
507
  
508
  
509
  
510
  
511
  
512
  
/* 
|| This file is part of Pike. For copyright information see COPYRIGHT. 
|| Pike is distributed under GPL, LGPL and MPL. See the file COPYING 
|| for more information. 
|| $Id: sparc.c,v 1.20 2002/11/07 14:24:24 grubba Exp $ 
*/ 
 
/* 
 * Machine code generator for sparc. 
 * 
 * Henrik Grubbström 20010720 
 */ 
 
#include "operators.h" 
 
/* 
 * Register definitions 
 */ 
 
#define SPARC_REG_G0  0 
#define SPARC_REG_G1  1 
#define SPARC_REG_G2  2 
#define SPARC_REG_G3  3 
#define SPARC_REG_G4  4 
#define SPARC_REG_G5  5 
#define SPARC_REG_G6  6 
#define SPARC_REG_G7  7 
#define SPARC_REG_O0  8 
#define SPARC_REG_O1  9 
#define SPARC_REG_O2  10 
#define SPARC_REG_O3  11 
#define SPARC_REG_O4  12 
#define SPARC_REG_O5  13 
#define SPARC_REG_O6  14      /* SP */ 
#define SPARC_REG_O7  15 
#define SPARC_REG_L0  16 
#define SPARC_REG_L1  17 
#define SPARC_REG_L2  18 
#define SPARC_REG_L3  19 
#define SPARC_REG_L4  20 
#define SPARC_REG_L5  21 
#define SPARC_REG_L6  22 
#define SPARC_REG_L7  23 
#define SPARC_REG_I0  24 
#define SPARC_REG_I1  25 
#define SPARC_REG_I2  26 
#define SPARC_REG_I3  27 
#define SPARC_REG_I4  28 
#define SPARC_REG_I5  29 
#define SPARC_REG_I6  30      /* FP */ 
#define SPARC_REG_I7  31      /* PC */ 
 
/* 
 * ALU operations. 
 */ 
 
#define SPARC_OP3_AND         0x01 
#define SPARC_OP3_ANDcc               0x11 
#define SPARC_OP3_ANDN                0x05 
#define SPARC_OP3_ANDNcc      0x15 
#define SPARC_OP3_OR          0x02 
#define SPARC_OP3_ORcc                0x12 
#define SPARC_OP3_ORN         0x06 
#define SPARC_OP3_ORNcc               0x16 
#define SPARC_OP3_XOR         0x03 
#define SPARC_OP3_XORcc               0x13 
#define SPARC_OP3_XNOR                0x07 
#define SPARC_OP3_XNORcc      0x17 
#define SPARC_OP3_SLL         0x25 
#define SPARC_OP3_SRL         0x26 
#define SPARC_OP3_SRA         0x27 
#define SPARC_OP3_ADD         0x00 
#define SPARC_OP3_ADDcc               0x10 
#define SPARC_OP3_ADDC                0x08 
#define SPARC_OP3_ADDCcc      0x18 
#define SPARC_OP3_SUB         0x04 
#define SPARC_OP3_SUBcc               0x14 
#define SPARC_OP3_SUBC                0x0c 
#define SPARC_OP3_SUBCcc      0x1c 
#define SPARC_OP3_SAVE                0x3c 
 
#define SPARC_ALU_OP(OP3, D, S1, S2, I)       \ 
    add_to_program(0x80000000|((D)<<25)|((OP3)<<19)|((S1)<<14)|((I)<<13)| \ 
                   ((S2)&0x1fff)) 
 
#define SPARC_OR(D,S1,S2,I)   SPARC_ALU_OP(SPARC_OP3_OR, D, S1, S2, I) 
 
#define SPARC_SRA(D,S1,S2,I)  SPARC_ALU_OP(SPARC_OP3_SRA, D, S1, S2, I) 
 
#define SPARC_ADD(D,S1,S2,I)  SPARC_ALU_OP(SPARC_OP3_ADD, D, S1, S2, I) 
 
#define SPARC_SETHI(D, VAL) \ 
    add_to_program(0x01000000|((D)<<25)|(((VAL)>>10)&0x3fffff)) 
 
#define SET_REG(REG, X) do {                                          \ 
    INT32 val_ = X;                                                     \ 
    INT32 reg_ = REG;                                                   \ 
    if ((-4096 <= val_) && (val_ <= 4095)) {                            \ 
      /* or %g0, val_, reg */                                           \ 
      SPARC_OR(reg_, SPARC_REG_G0, val_, 1);                            \ 
    } else {                                                            \ 
      /* sethi %hi(val_), reg */                                        \ 
      SPARC_SETHI(reg_, val_);                                          \ 
      if (val_ & 0x3ff) {                                               \ 
        /* or reg, %lo(val_), reg */                                    \ 
        SPARC_OR(reg_, reg_, val_ & 0x3ff, 1);                          \ 
      }                                                                 \ 
      if (val_ < 0) {                                                   \ 
        /* Sign extend. */                                              \ 
        /* sra reg, %g0, reg */                                         \ 
        SPARC_SRA(reg_, reg_, SPARC_REG_G0, 0);                         \ 
      }                                                                 \ 
    }                                                                   \ 
  } while(0) 
 
#define ADD_CALL(X, DELAY_OK) do {                                    \ 
    INT32 delta_;                                                       \ 
    struct program *p_ = Pike_compiler->new_program;                    \ 
    INT32 off_ = p_->num_program;                                       \ 
    /* noop             */                                              \ 
    INT32 delay_ = 0x01000000;                                          \ 
                                                                        \ 
    if (DELAY_OK) {                                                     \ 
      /* Move the previous opcode to the delay-slot. */                 \ 
      delay_ = p_->program[--off_];                                     \ 
    } else {                                                            \ 
      add_to_program(0); /* Placeholder... */                           \ 
    }                                                                   \ 
    /* call X   */                                                      \ 
    delta_ = ((PIKE_OPCODE_T *)(X)) - (p_->program + off_);             \ 
    p_->program[off_] = 0x40000000 | (delta_ & 0x3fffffff);             \ 
    add_to_relocations(off_);                                           \ 
    add_to_program(delay_);                                             \ 
  } while(0) 
 
/* 
 * Register conventions: 
 * 
 * I6   Frame pointer 
 * I7   Return address 
 * 
 * L0   Pike_fp 
 * L1   Pike_fp->pc 
 * 
 * O6   Stack Pointer 
 * O7   Program Counter 
 * 
 */ 
 
#define SPARC_REG_PIKE_FP     SPARC_REG_L0 
#define SPARC_REG_SP          SPARC_REG_O6 
#define SPARC_REG_PC          SPARC_REG_O7 
 
/* 
 * Code generator state. 
 */ 
unsigned INT32 sparc_codegen_state = 0; 
int sparc_last_pc = 0; 
 
#define LOAD_PIKE_FP() do {                                   \ 
    if (!(sparc_codegen_state & SPARC_CODEGEN_FP_IS_SET)) {     \ 
      SET_REG(SPARC_REG_PIKE_FP,                                \ 
              ((INT32)(&Pike_interpreter.frame_pointer)));      \ 
      /* lduw [ %i0 ], %i0 */                                   \ 
      add_to_program(0xc0000000|(SPARC_REG_PIKE_FP<<25)|        \ 
                     (SPARC_REG_PIKE_FP<<14));                  \ 
      sparc_codegen_state |= SPARC_CODEGEN_FP_IS_SET;           \ 
    }                                                           \ 
  } while(0) 
 
/* 
 * Allocate a stack frame. 
 * 
 * Note that the prologue size must be constant. 
 */ 
void sparc_ins_entry(void) 
{ 
  /* save     %sp, -112, %sp */ 
  add_to_program(0x81e02000|(SPARC_REG_SP<<25)| 
                 (SPARC_REG_SP<<14)|((-112)&0x1fff)); 
  FLUSH_CODE_GENERATOR_STATE(); 
} 
 
/* Update Pike_fp->pc */ 
void sparc_update_pc(void) 
{ 
  LOAD_PIKE_FP(); 
 
  /* call .+8 */ 
  add_to_program(0x40000002); 
  /* NOTE: No need to fill the delay slot with a nop, since %o7 is updated 
   *       immediately. (Sparc Architecture Manual V9 p149.) 
   */ 
  /* stw %pike_pc, [ %pike_fp + pc ] */ 
  add_to_program(0xc0202000|(SPARC_REG_PC<<25)|(SPARC_REG_PIKE_FP<<14)| 
                 OFFSETOF(pike_frame, pc)); 
} 
 
 
 
static void low_ins_f_byte(unsigned int b, int delay_ok) 
{ 
  void *addr; 
 
#ifdef PIKE_DEBUG 
  if(store_linenumbers && b<F_MAX_OPCODE) 
    ADD_COMPILED(b); 
#endif /* PIKE_DEBUG */ 
 
  b-=F_OFFSET; 
#ifdef PIKE_DEBUG 
  if(b>255) 
    Pike_error("Instruction too big %d\n",b); 
#endif 
     
  addr = instrs[b].address; 
 
#ifdef PIKE_DEBUG 
  if (d_flag < 3) 
#endif 
  /* This is not very pretty */ 
  switch(b) 
  { 
  case F_MAKE_ITERATOR - F_OFFSET: 
    { 
      extern void f_Iterator(INT32); 
      SET_REG(SPARC_REG_O0, 1); 
      delay_ok = 1; 
      addr = (void *)f_Iterator; 
    } 
    break; 
  case F_ADD - F_OFFSET: 
    SET_REG(SPARC_REG_O0, 2); 
    delay_ok = 1; 
    addr = (void *)f_add; 
    break; 
  } 
 
  { 
    static int last_prog_id=-1; 
    static size_t last_num_linenumbers=(size_t)~0; 
    if(last_prog_id != Pike_compiler->new_program->id || 
       last_num_linenumbers != Pike_compiler->new_program->num_linenumbers) 
    { 
      last_prog_id=Pike_compiler->new_program->id; 
      last_num_linenumbers = Pike_compiler->new_program->num_linenumbers; 
 
      LOAD_PIKE_FP(); 
 
      /* NOTE: We fill the delay slot with the following opcode. 
       *       This works since the new %o7 is available immediately. 
       *       (Sparc Architecture Manual V9 p149.) 
       */ 
      /* st %pc, [ %pike_fp, %offset(pike_frame, pc) ] */ 
      add_to_program(0xc0202000|(SPARC_REG_PC<<25)|(SPARC_REG_PIKE_FP<<14)| 
                     OFFSETOF(pike_frame, pc)); 
      delay_ok = 1; 
    } 
  } 
 
  ADD_CALL(addr, delay_ok); 
} 
 
void ins_f_byte(unsigned int opcode) 
{ 
  low_ins_f_byte(opcode, 0); 
} 
 
void ins_f_byte_with_arg(unsigned int a,unsigned INT32 b) 
{ 
  SET_REG(SPARC_REG_O0, b); 
  low_ins_f_byte(a, 1); 
  return; 
} 
 
void ins_f_byte_with_2_args(unsigned int a, 
                            unsigned INT32 c, 
                            unsigned INT32 b) 
{ 
  SET_REG(SPARC_REG_O0, c); 
  SET_REG(SPARC_REG_O1, b); 
  low_ins_f_byte(a, 1); 
  return; 
} 
 
#define addstr(s, l) low_my_binary_strcat((s), (l), buf) 
#define adddata2(s,l) addstr((char *)(s),(l) * sizeof((s)[0])); 
 
void sparc_encode_program(struct program *p, struct dynamic_buffer_s *buf) 
{ 
  size_t prev = 0, rel; 
  /* De-relocate the program... */ 
  for (rel = 0; rel < p->num_relocations; rel++) { 
    size_t off = p->relocations[rel]; 
    INT32 opcode; 
#ifdef PIKE_DEBUG 
    if (off < prev) { 
      Pike_fatal("Relocations in bad order!\n"); 
    } 
#endif /* PIKE_DEBUG */ 
    adddata2(p->program + prev, off - prev); 
 
#ifdef PIKE_DEBUG 
    if ((p->program[off] & 0xc0000000) != 0x40000000) { 
      Pike_fatal("Bad relocation!\n"); 
    } 
#endif /* PIKE_DEBUG */ 
    /* Relocate to being relative to NULL */ 
    opcode = 0x40000000 | 
      ((p->program[off] + (((INT32)(p->program)>>2))) & 0x3fffffff); 
    adddata2(&opcode, 1); 
    prev = off+1; 
  } 
  adddata2(p->program + prev, p->num_program - prev); 
} 
 
void sparc_decode_program(struct program *p) 
{ 
  /* Relocate the program... */ 
  PIKE_OPCODE_T *prog = p->program; 
  INT32 delta = ((INT32)p->program)>>2; 
  size_t rel = p->num_relocations; 
  while (rel--) { 
#ifdef PIKE_DEBUG 
    if ((prog[p->relocations[rel]] & 0xc0000000) != 0x40000000) { 
      Pike_error("Bad relocation: %d, off:%d, opcode: 0x%08x\n", 
                 rel, p->relocations[rel], 
                 prog[p->relocations[rel]]); 
    } 
#endif /* PIKE_DEBUG */ 
    prog[p->relocations[rel]] = 0x40000000 | 
      (((prog[p->relocations[rel]] & 0x3fffffff) - delta) & 
       0x3fffffff); 
  } 
} 
 
/* 
 * Inline machine-code... 
 */ 
const unsigned INT32 sparc_flush_instruction_cache[] = { 
  /* 
   * On entry: 
   *    %o0 : void *ptr 
   *    %o1 : size_t nbytes 
   * 
   *    cmp     %o1, #1 
   * .l0: 
   *    flush   %o0+%o1 
   *    bge,a   .l0 
   *    subcc   %o1, 8, %o1 
   *    retl 
   *    or      %g0,%g0,%o0 
   */ 
  /* 1000 0000 1010 0000 0010 0000 0000 0000 */ 
  0x80a02000|(SPARC_REG_O1<<14)|1, 
  /* 1000 0001 1101 1000 0000 0000 0000 0000 */ 
  0x81d80000|(SPARC_REG_O0<<14)|(SPARC_REG_O1), 
  /* 0011 0110 1000 0000 0000 0000 0000 0000 */ 
  0x36800000|((-1)&0x3fffff), 
  /* 1000 0000 1010 0000 0010 0000 0000 0000 */ 
  0x80a02000|(SPARC_REG_O1<<25)|(SPARC_REG_O1<<14)|8, 
  /* 1000 0001 1100 0000 0010 0000 0000 0000 */ 
  0x81c02000|(SPARC_REG_O7<<14)|8, 
  /* 1000 0000 0001 0000 0000 0000 0000 0000 */ 
  0x80100000|(SPARC_REG_O0<<25), 
}; 
 
static void sparc_disass_reg(int reg_no) 
{ 
  fprintf(stderr, "%%%c%1x", "goli"[(reg_no>>3)&3], reg_no & 7); 
} 
 
void sparc_disassemble_code(void *addr, size_t bytes) 
{ 
  unsigned INT32 *code = addr; 
  size_t len = (bytes+3)>>2; 
 
  while(len--) { 
    unsigned INT32 opcode = *code; 
    fprintf(stderr, "%p  %08x      ", code, opcode); 
    switch(opcode & 0xc0000000) { 
    case 0x00000000: 
      { 
        /* Sethi etc. */ 
        int op2 = (opcode >> 22) & 0x7; 
        switch(op2) { 
        case 4: 
          fprintf(stderr, "sethi %%hi(0x%08x), ", opcode << 10); 
          break; 
        } 
        sparc_disass_reg(opcode>>25); 
        fprintf(stderr, "\n"); 
      } 
      break; 
    case 0x40000000: 
      /* Call */ 
      fprintf(stderr, "call 0x%p\n", ((char *)code) + (opcode << 2)); 
      break; 
    case 0x80000000: 
      { 
        /* ALU operation. */ 
        int op3 = (opcode >> 19) & 0x3f; 
        char buf[16]; 
        char *mnemonic = NULL; 
        if (!(op3 & 0x20)) { 
          switch(op3 & 0xf) { 
          case SPARC_OP3_ADD:       mnemonic = "add"; break;        /* 0 */ 
          case SPARC_OP3_AND:       mnemonic = "and"; break;        /* 1 */ 
          case SPARC_OP3_OR:        mnemonic = "or"; break;         /* 2 */ 
          case SPARC_OP3_XOR:       mnemonic = "xor"; break;        /* 3 */ 
          case SPARC_OP3_SUB:       mnemonic = "sub"; break;        /* 4 */ 
          case SPARC_OP3_ANDN:      mnemonic = "andn"; break;       /* 5 */ 
          case SPARC_OP3_ORN:       mnemonic = "orn"; break;        /* 6 */ 
          case SPARC_OP3_XNOR:      mnemonic = "xnor"; break;       /* 7 */ 
          case SPARC_OP3_ADDC:      mnemonic = "addc"; break;       /* 8 */ 
 
          case SPARC_OP3_SUBC:      mnemonic = "subc"; break;       /* c */ 
          default: 
            sprintf(buf, "op3(0x%02x)", op3 & 0xf); 
            mnemonic = buf; 
            break; 
          } 
          if (op3 & 0x10) { 
            fprintf(stderr, "%scc ", mnemonic); 
          } else { 
            fprintf(stderr, "%s ", mnemonic); 
          } 
        } else { 
          switch(op3) { 
          case SPARC_OP3_SLL:       mnemonic = "sll"; break; 
          case SPARC_OP3_SRL:       mnemonic = "srl"; break; 
          case SPARC_OP3_SRA:       mnemonic = "sra"; break; 
          case SPARC_OP3_SAVE:      mnemonic = "save"; break; 
          default: 
            sprintf(buf, "op3(0x%02x)", op3); 
            mnemonic = buf; 
            break; 
          } 
          fprintf(stderr, "%s ", mnemonic); 
        } 
        sparc_disass_reg(opcode>>14); 
        fprintf(stderr, ", "); 
        if (opcode & 0x00002000) { 
          fprintf(stderr, "0x%04x, ", opcode & 0x1fff); 
        } else { 
          sparc_disass_reg(opcode); 
          fprintf(stderr, ", "); 
        } 
        sparc_disass_reg(opcode >> 25); 
        fprintf(stderr, "\n"); 
      } 
      break; 
    case 0xc0000000: 
      { 
        /* Memory operations. */ 
        int op3 = (opcode >> 19) & 0x3f; 
        char buf[16]; 
        char *mnemonic = NULL; 
        switch(op3) { 
        case 0x00:  mnemonic="lduw"; break; 
        case 0x01:  mnemonic="ldub"; break; 
        case 0x02:  mnemonic="lduh"; break; 
        case 0x03:  mnemonic="ldd"; break; 
        case 0x04:  mnemonic="stw"; break; 
        case 0x05:  mnemonic="stb"; break; 
        case 0x06:  mnemonic="sth"; break; 
        case 0x07:  mnemonic="std"; break; 
        case 0x08:  mnemonic="ldsw"; break; 
        case 0x09:  mnemonic="ldsb"; break; 
        case 0x0a:  mnemonic="ldsh"; break; 
        case 0x0b:  mnemonic="ldx"; break; 
        case 0x0e:  mnemonic="stx"; break; 
        default: 
          sprintf(buf, "op3(0x%02x)", op3); 
          mnemonic = buf; 
          break; 
        } 
        if (op3 & 0x04) { 
          /* Store */ 
          fprintf(stderr, "%s ", mnemonic); 
          sparc_disass_reg(opcode >> 25); 
          fprintf(stderr, ", ["); 
          sparc_disass_reg(opcode >> 14); 
          if (opcode & 0x00002000) { 
            fprintf(stderr, ", 0x%04x", opcode & 0x1fff); 
          } else { 
            fprintf(stderr, ", "); 
            sparc_disass_reg(opcode); 
          } 
          fprintf(stderr, "]\n"); 
        } else { 
          /* Load */ 
          fprintf(stderr, "%s [", mnemonic); 
          sparc_disass_reg(opcode >> 14); 
          if (opcode & 0x00002000) { 
            fprintf(stderr, ", 0x%04x", opcode & 0x1fff); 
          } else { 
            fprintf(stderr, ", "); 
            sparc_disass_reg(opcode); 
          } 
          fprintf(stderr, "], "); 
          sparc_disass_reg(opcode >> 25); 
          fprintf(stderr, "\n"); 
        } 
      } 
      break; 
    } 
    code++; 
  } 
}